核磁共振（Nuclear Magnetic Resonance，NMR）技术已广泛用于医学成像、材料检测与化学分析^[1-4]. 射频脉冲发生器是NMR系统核心部件，对其频率、相位、幅度进行精密调控以完成目标核激发，性能水准直接关系到成像质量、检测结果与应用拓展^[5,6]. 在医学成像中，脉冲品质决定图像对比度与清晰度；在化学分析中，精密调节有助于提升分子结构解析度. 进一步看，发射链需在受控带宽内提供稳定载波、低杂散与良好相位一致性，对频率稳定度、无杂散动态范围（Spurious Free Dynamic Range，SFDR）与相位噪声等指标提出明确要求，其中，在目标载波频段内，SFDR需满足£-65 dBc，相位噪声需满足l kHz偏移处£-90 dBc/Hz.

传统高场超导磁共振设备体积大、成本高、维护繁复，适用场景受限^[7,8]. 为拓展服务半径，小型化低场体系成为重要方向，其目标在于构建便携、低成本、低功耗的桌面式/手持式设备，使磁共振由大型影像中心外延至床旁诊断（Point-of-Care）、现场与工业检测及基础教育等场景，同时，低场与便携化趋势也倒逼射频发射机提升集成度与可重构能力，在有限资源和功耗预算下保障波形品质与序列灵活性^[9-11].

近年来，国内外学者围绕磁共振射频脉冲发生器的小型化与集成化展开大量研究. Hemnani等在单芯现场可编程门阵列（Field-Programmable Gate Array，FPGA）平台整合直接数字频率合成技术（Direct Digital Synthesizer，DDS）与脉冲编程器，实现脉冲序列灵活合成与频率/相位快速切换，此路径有助于构建紧凑信号源，但查表（Look-Up Table，LUT）型DDS造成较高存储占用，片上资源趋紧^[12]. Asfour等协同DDS、软件定义无线电（Software Defined Radio，SDR）与数字信号处理器（Digital Signal Processor，DSP），构建低场NMR全数字控制体系，在频率分辨率与功能扩展方面取得进展，契合便携式谱仪需求，与此同时，系统复杂度提升使功耗与存储效率承压^[13]. Li等采用FPGA内嵌DDS，达到32位频率分辨率与0.1 μs时间精度，显示FPGA用于高精度脉冲控制的可行性，然而查表机制带来不容忽视的资源开销^[14]. Zhu等以数字调制为基础，引入列表化脉冲控制并配合窗函数优化，改善软脉冲频谱并提升实验可操作性，但对高速DDS芯片的依赖限制了系统进一步集成^[15]. Usmani借助Red Pitaya FPGA构建低成本射频脉冲发生与序列控制平台，并系统分析多种实现架构在延迟与功耗方面的差异，但仍依赖查找表架构^[16]. 综合可见LUT型DDS对片上随机块存储器（Block Random Access Memory，BRAM）的高度依赖成为限制系统小型化推进的关键因素.

总体来看，现有研究在灵活性与集成度方面已显著推进，但多数实现仍以LUT型DDS为主，存储开销偏高、扩展空间受限，据此，以坐标旋转数字计算机（Coordinate Rotation Digital Computer，CORDIC）为核心的全数字射频信号合成成为可行的突破方向，并有望在资源受限与便携化场景下兼顾分辨率与集成度.

本文提出一种基于CORDIC的全数字射频脉冲发生器架构，兼顾高分辨率、低资源占用与较强可重构能力. 硬件选用Xilinx Zynq-7000可编程片上系统（System on Chip，SoC）为核心，依托“处理器系统（Processor System，PS）+可编程逻辑（Programmable Logic，PL）”异构体系，控制链与信号链实现深度耦合. PS侧集成双核ARM Cortex-A9处理器，可代替独立微处理器（如STM32、DSP），经第四代高级可扩展接口（Advanced eXtensible Interface 4，AXI4）与PL端建立高速互联，实现参数下发与数据回传的低时延通道，保障射频脉冲参数的实时更新与序列级联调度. 本方案利用CORDIC旋转模式下的迭代计算特性，以移位与加减完成正弦/余弦实时合成，更适合FPGA实现，且无需预存大规模波形数据，在保证精度的同时显著降低对BRAM资源的依赖，使系统以更小的存储开销完成更高分辨率调制，支持在更小、更低成本的FPGA芯片上集成复杂功能与多通道架构，进而压缩核心成本与体积、释放片上资源，为单芯片级通道扩展与功能叠加预留充足空间. 本研究方案与国内外代表性射频脉冲发生器方案对比表如表1所示：

射频脉冲发生器的核心任务是产生满足特定应用需求的调制信号，其通用数学模型可表示为：

其中A(t)为幅度调制信号，${f}_{0}$为载波频率，$\varphi (t)$为相位调制信号. 稳定的正弦载波$2\text{π}{f}_{0}t$是实现调制的前提，其频率分辨率、幅度稳定性以及杂散抑制水平直接影响最终射频脉冲的性能优劣.

CORDIC，即坐标旋转数字计算机，是一种逐次旋转逼近型迭代算法，通过特定角度的旋转逐步逼近目标角度，以实现正弦/余弦的计算^[17]. 该算法只需要用简单的门电路实现加减移位运算，更便于硬件实现. 图1为CORDIC算法坐标旋转示意图.

在当前直角坐标系下，已知圆周坐标系一点P及PQ之间的夹角θ，P点坐标为$({x}_{\text{P}},{y}_{\text{P}})$，满足：

则Q点可表示为：

若将旋转分解为小角度${\theta }_{i}$迭代，单次迭代中引入$\mathrm{cos}{\theta }_{i}$对坐标缩放，则原始迭代表达式为：

由于$\mathrm{cos}\theta $多次相乘后趋近于收敛常数K，当确定迭代次数n时，可以预先计算出缩放因子${K}_{n}$：

当n趋近于正无穷时，${K}_{n}$约为1.646 76，$1/{K}_{n}$趋近于0.607 3. 所以在实际迭代中可先消去$\mathrm{cos}{\theta }_{i}$进行伪旋转，以减小计算开销. 用角度累加器${d}_{i}$$\hspace{0.17em}$控制旋转方向，结合二分法旋转角度思路，选取每一次旋转角度$\theta $的正切值为2的倍数，即$\text{tan}{\theta }_{i}={2}^{-i}$，将乘以正切变为移位操作，逐次逼近目标角度，迭代公式可化简为：

在旋转模式（Rotation Mode）下，引入迭代角度变量可以得到对于初始向量$({x}_{\text{P}},{y}_{\text{P}})$和目标旋转角度$\theta $，通过N次迭代的方程组：

(7)式中，${2}^{-i}$通过硬件移位器实现，当${z}_{i}>0$时${d}_{i}=+1$，逆时针旋转；当${z}_{i}<0$时${d}_{i}=-1$，顺时针旋转，确保每次迭代均减小剩余角度，直至${z}_{i}$趋近于0时得到最终旋转结果：

然而，经典CORDIC算法的收敛角度范围仅为-99.8˚~99.8˚，不能包含整个周期-π~π，需要进行角度预处理. 根据三角函数的对称性，通过相位控制单元的高三位将2π分为八个区间，从而实现对一个完整正弦周期的表示. 八分圆映射因为其计算角度范围更小，不但可以节省级数，而且在一些特殊角度可以表现出更好的杂散特性，其对应关系如表2所示.

为匹配便携式磁共振射频脉冲发生器对高集成度、低资源消耗和实时参数调控的核心需求，本设计选取ZYNQ片上系统作为硬件基础，核心平台设计框图如图2所示. 其异构计算架构与模块化资源配置可直接支撑“控制-计算-数据交互”全链路功能的高效实现，为后续CORDIC迭代计算与脉冲调制提供统一的时序与资源环境.

在该架构下，PS端承担控制中枢的职责. ARM Cortex-A9内核通过内部总线与第三代双倍数据速率同步动态随机存取内存（Double Data Rate 3 Synchronous Dynamic RAM，DDR3）控制器通信，将来自上位机的脉冲序列以及控制字参数写入指定的分配区域，DDR3的三个访问端口（P0/P1/P2）分别经AXI Interconnect接口与AXI-DMA核的不同通道连接，其中AXI-DMA采用单一传输模式，此模式提供了在MM2S（Memory Mapped to Stream）和S2MM（Stream to Memory Mapped）通道上进行简单的直接存储器访问（Dynamic Mechanical Analysis，DMA）传输配置，只需要消耗较少的逻辑资源.

PL端的核心为自定义带有AXI4-Stream接口的CORDIC核. AXI4-Stream作为核内外的主要接口，保证了参数与流水线计算之间的无缝耦合.当MM2S将DDR3中的参数信息以流形式送入CORDIC后，自定义知识产权（Intellectual Property，IP）核即可实时产生相应的载波信号. DMA完成一次数据传输时，相应中断控制位拉高，向PS端请求中断，使后续操作得到及时调度，保证硬件平台与软件调度的协同性.

在数据交互层面，系统以多协议AXI总线构建PS与PL的协同通道，形成“控制指令-数据流”的并行传输机制. 轻量级AXI4-Lite协议负责PL侧硬件模块的寄存器级编程，如配置目的DDR地址、传输长度等，保证控制事务的确定性；高性能AXI4-Stream协议则专门承载高速传输的数据流，通过MM2S通道将DDR3中的数据输送到PL侧，并在数据入口处添加异步先进先出存储器（First Input First Output，FIFO）作为弹性缓冲器，防止数据阻塞，同时，依托简化握手机制实现低延迟的连续数据传输，可以保证参数更新与波形合成的时序配合，为脉冲调整提供硬件支撑.

在旋转模式下，CORDIC仅依靠移位和加减即可完成角度逼近，最终得到精细的正弦与余弦. 基于此原理，本设计采用16级全流水线结构，如图3所示：每一级对应一次微旋转，多级并行推进，保证每个时钟周期输出一组收敛结果，D表示一级CORDIC处理单元. 在频率控制字（Frequency Tuning Word，FTW）驱动下，系统连续输出高精度$\mathrm{sin}(2\text{π}{f}_{0}t)$信号，可满足脉冲发生器对载波信号的严格要求. 流水线结构在保证高时钟工作频率与确定性时延的前提下，又便于位宽裁剪与时序收敛，同时把定点截断误差分散为近似宽带噪声，从而提升谱纯度并抑制杂散分量.

基于上述原理，本文设计了一种CORDIC算法数控振荡器（Numerically Controlled Oscillator，NCO）架构，如图4所示. 其主要包括外部输入控制字、相位控制单元、CORDIC迭代核和角度区间映射模块. 相位控制单元通过累加寄存器逐时钟周期累加FTW，累加结果再与初始相位相加，生成高分辨率相位序列，并结合八分圆映射预处理，将相位范围扩展至0~2π，保证正弦/余弦函数的全周期覆盖. 随后，CORDIC迭代核以相位序列为输入，经过多级流水迭代后输出正弦与余弦值，为后续信号调制与射频输出提供基础.

相较于已有的射频脉冲发生器方案，本文在硬件结构中引入CORDIC内核，以迭代旋转计算取代查表路径，在显著节省BRAM资源的同时，分辨率水平均维持在较高区间. 传统查表法通常以相位累加器低位索引正弦查找表，截断误差呈周期性重复，在频域上表现为离散杂散峰，进而压缩系统的无杂散动态范围. 相比之下，CORDIC虽受有限迭代次数与定点位宽约束，但其误差分布更接近随机量化噪声，能量不集中于特定频点，从而获得更高谱纯度与更优杂散抑制.

为验证基于CORDIC算法的射频脉冲发生器在低场磁共振场景下的性能，实验硬件平台采用实验室自制高集成度小型化板卡（尺寸仅为140 mm×70 mm），核心器件选用XC7Z020-2CLG400-2全可编程SoC. 为确保与查表法的可比性，实验采用统一参数设定：32位频率控制字，系统工作时钟200 MHz，由(9)式计算可知对应频率分辨率0.046 Hz，其中${f}_{\text{sys}}$为系统时钟，N为频率控制字字长；

相位控制字16位，通过(10)式计算得：最小调节步距$\text{Δ}\varphi $为0.0055˚；

幅度量化位数16位，支持高精度幅度调制. 实验从硬件资源占用、CORDIC输出脉冲特性和频谱纯度三个维度进行量化评估，验证基于CORDIC实现方案的技术优势，为低场便携式磁共振系统射频前端设计与优化提供实测依据. 实验测试图如图5所示.

为量化验证CORDIC算法在硬件资源上的优势，实验以低场磁共振多通道发射需求为背景（四通道配置），基于Vivado2020.2的Post-Implementation分析工具，对CORDIC法与查表法的PL端核心资源占用进行对比分析. 两类方案均基于同一板卡，并保持统一控制参数. 查表法正弦查找表规模设定为16 384×16 bit，该参数选择参考相关研究结论：当查找表深度达到16 384点，量化精度为16 bit时，可在量化误差与存储成本之间取得更优平衡，既保障载波频谱纯度，又避免过度占用片上存储. 两类方案的主要硬件资源占比结果如图6所示，核心数据均为Post-Implementation分析实测结果.

从图中可以看出，CORDIC算法在BRAM资源占用上展现出显著优势：单片7 020芯片有140个BRAM逻辑资源块，查找表占用38个BRAM资源，CORDIC仅需8个即可完成实现，节省了约21.4%的BRAM资源. 对于LUT资源与触发器（Flip-Flop，FF）资源，CORDIC算法所占资源虽高于查表法，但也仅占全部资源的5.6%和2.9%. 对于DSP、全局时钟缓冲器（Buffer Global，BUFG）和混合模式时钟管理器（Mixed-Mode Clock Manager，MMCM）资源，CORDIC算法的使用占比与查表法相同. CORDIC算法释放的存储资源并非闲置，而是能够直接服务于低场磁共振系统的功能扩展与性能优化，例如：多源射频通道的扩展、复杂脉冲包络波形的缓存以及实验序列与控制参数的高速存取，不仅可以提升系统的可扩展性与灵活性，也为接收端信号缓存和数字滤波等功能预留资源.

实验采用Tektronix公司MSO4104型号示波器采集信号波形，考虑到氢核在0.5 T主磁场条件下拉莫尔频率约为21.29 MHz，因此实验将频率设置为21.29 MHz，并以该频点作为频谱中心频率. 系统时钟驱动下，图7(a)是CORDIC算法所输出载波，信号频率稳定在21.29 MHz，峰-峰值约为648 mV，实测波形保持良好正弦特性，无明显抖动或失真. 在此基础上叠加三瓣Sinc包络，生成选择性软脉冲，如图7(b)所示，软脉冲中心频率为21.29 MHz，峰-峰值为644 mV，脉冲主瓣与对称边瓣清晰可见.

系统通过更新频率控制字实现载波频率快速重设，图8(a)为5.005 MHz载波频率切换至10 MHz，示波器捕获结果表明切换可在单正弦周期内完成，过渡无毛刺或相位错乱. 就相位控制而言，系统以16位相位控制字对输出相位进行离散步进. 图8(b)是相位由0˚调整为180˚，输出在一个载波周期内即可完成相位翻转，时域波形过渡平滑，体现相位控制的高精度与实时性. 此外，对幅度控制字进行设定后，系统可按需生成不同幅值的正弦波形，图8(c)是频率21.29 MHz，峰峰值326 mV的射频脉冲信号，(d)为频率21.28 MHz，峰峰值166 mV的射频脉冲信号，幅度稳定度良好.

门控信号开启后，CORDIC射频源可在一个载波周期内进入稳态输出，如图9(a)所示，频率迅速锁定至目标值，幅度同步恢复到设定值，过渡平滑，无可见超调或频率漂移. 图9(b)为中心频率21.29 MHz，峰峰值656 mV的硬脉冲信号. 据此可见，系统在开关切换后具有极短的稳定时间，能够充分满足低场磁共振对硬脉冲与软脉冲门控的实时性要求.

本实验采用ATTEN AT6030频谱分析仪对DAC输出进行测试，输出端经50 Ω匹配后接入分析仪，中心频率设为21.29 MHz，并分别以2 MHz与500 kHz扫宽观察不同带宽下的谱线表现. 考虑到磁共振发射信号带宽通常不超过2 MHz，因此只需保证在该窄带范围内具备良好频谱性能，即可满足成像需求. 实测结果表明，主信号峰值尖锐、幅度稳定，频率输出保持良好稳定性. 图10(a)所示：在2 MHz扫宽下，主频两侧杂散显著低于主信号功率；由图10(b)可以看到，在300 kHz扫宽下，底噪抑制效果更为清晰.整体结果显示，基于CORDIC的射频脉冲发生器在主频21.29 MHz下输出稳定，杂散抑制水平均优于-65 dBc，在窄带范围内相位噪声低于-95 dBc/Hz，处于较低水平，整体频谱纯净度良好，能够满足低场磁共振系统对射频源稳定性与信号质量的要求.

本文在Zynq-7000平台实现一体化、可编程的磁共振射频发射机，以CORDIC算法替代查表路径，结合AXI4-Lite/Stream通道，实现频率、相位、幅度的精细控制与快速切换，系统频率最小可调步进为0.046 Hz、相位量化步进0.005 5˚，满足窄带射频波形的精密可控需求. 与传统查找表路径相比，CORDIC算法以移位与加减法取代大容量LUT，显著降低对片上BRAM的依赖，同时保持较高输出精度与可重构能力，集成度高，易于固件级功能扩展与单板化集成，适配低场磁共振与便携应用在体积与能耗上的约束. 同时，CORDIC核既可作为载波NCO，又可承担I/Q向量旋转与数字上变频（Digital Up Conversion，DUC）环节的相位控制，实现一核多用，降低对多类异构IP的依赖，进而简化固件维护与验证. 当前设计频谱覆盖范围已满足低场磁共振成像要求，后续将针对内插滤波资源占用与外带抑制的平衡、混频非线性失真补偿等问题展开实验，通过DUC的优化以及配套低相噪时钟，进一步提升频谱覆盖范围、频谱纯度以及系统可扩展性，将以CORDIC为核心的磁共振射频脉冲发生器应用到多源磁共振设备上，为多源射频脉冲发生器提供新的解决方案.

无